看见很多朋友不会计算PLL分频和串口频率,整理个笔记发上来
cpu时钟频率和串口波特率的计算公式
S3C44B0的系统时钟设置公式
Fpllo 为系统的主频,此处为60MHz
Fin 为晶振的频率,此处为10MHz
一. 通过PLL输出时钟脉冲频率的计算:
a) Fpllo = (m × Fin)/ (p × 2^s)
b) m = (MDIV + 8) , p = (PDIV + 2), s = SDIV
c) 20MHz < Fpllo < 66MHz
d) Fpllo * 2s < 170MHz (s应该尽可能的大)
e) 1MHz <= Fin/p < 2MHz (最好是Fin/p = 1MHz)
f) 如果PLL打开则:Fpllo = Fout
g) 这样计算出MDIV, PDIV, SDIV的值写入PLLCON寄存器中就可设置Fpllo的输出频率。
根据 d)知道s=1
根据 e)知道p=10
再根据 a)就知道了m=120,注意2^s代表2的s次方
再根据 b)知道MDIV=112, PDIV=8, SDIV=1
根据44B0数据手册5-14页算出 PLLCON=0X70081
注意:PLLCON的结果不为一!比如P可以取8 取7……
注意:PLLCON寄存器是20位的 各个区域中间有空的
比如MDIV是寄存器里19-12位,PDIV是9-4位两个中间有11,10位空,如果用2进制算就添0
不过做过硬件的就知道 大可不必只要把MDIV, PDIV, SDIV用WEINDOWS自带计算机直接由2进制转换成16进制顺序写就行
比如MDIV=112=0x70, PDIV=8=0x08, SDIV=1=0x1
PLLCON寄存器就是0x70081(看到这 连手册都不用翻了吧?:))
还得多说一句 不是0x700801,因为SDIV=1=0x1不是0X01,跟PDIV=8=0x08不一样
分享到:
相关推荐
此种方法的基础理论是自适应陷波器(AF),因为AF结构较复杂,所以优化AF结构后产生了广义积分器(GI),但GI的滤波带宽 不仅与中心频率有关,还与静态增益k有关,势必不适应与变频环境,所以为了解决这个问题,改进...
Bang-Bang-All-Digital-PLL-for-Frequency-Synthesis.
DDS-PLL组合跳频频率合成器
搭建的是SRF-PLL锁相环simulink仿真,实现了三相平衡情况下的稳态响应和暂态响应(电压跌落,相位突变),还有三相不平衡情况下的暂态响应,并对SRF-PLL工作原理进行了一定的分析。 内含mdl文件和m文件,压缩在一起...
This file contains the DDSRF PLL modeling
自己搭建的锁相环电路PLL-pll0.mdl 自己搭建的锁相环电路(PLL)
本文侧重于详细考察与PLL相关的两个关 键技术规格:相位噪声和参考杂散。导致相位噪声和参考杂 散的原因是什么,如何将其影响降至最低?讨论将涉及测量 技术以及这些误差对系统性能的影响。我们还将考虑输出漏 电流...
pll-sogi which is used to cap the phase of U
针对双二阶广义积分器锁相环(DSOGI-PLL)在矿井电网电压含多次谐波或存在直流偏置的情况下提取电压同步信号存在频率、相位误差的问题,提出了一种改进型DSOGI-PLL,从频率调节、直流偏置、谐波检测3个方面对DSOGI-PLL...
TI Cortex-M3 PLL设置程序 IAR编译环境下的。
单片机-DDS-PLL组合跳频频率合成器.zip
参考资料-Onsemi-PLL-LLC半桥谐振.zip
参考资料-DDS-PLL组合跳频频率合成器.zip
【Simulink】基于SRF-PLL的三相并网逆变器
行业资料-电子功用-操作PLL频率合成电路之方法
网上搜集,个人对28335时钟设置的理解,关于PLL倍频器的初始化设置
电力电子,三相电压,SOGI二阶广义积分锁相环,算法纯C,matlab仿真模型。开发环境matlab2014b,使用前需mex一下InvtCtrl.c
PLL 计算工具 PLL 计算工具 PLL 计算工具 PLL 计算工具PLL 计算工具
自定义的函数PLL.M采用了求解微分方程的方法对模拟的锁相环进行仿真,其中使用的滤波器为一阶的RC低通滤波器,仿真过程结束之后,屏幕上显示出压控振荡器的输入电压、压控振荡器输出信号的波形和相位、压控振荡器输出的...